| DC Field | Value | Language |
|---|
| dc.contributor.author | Базилевич, Р. | |
| dc.contributor.author | Подольський, І. | |
| dc.date.accessioned | 2020-11-04T16:27:36Z | - |
| dc.date.available | 2020-11-04T16:27:36Z | - |
| dc.date.created | 2005-03-01 | |
| dc.date.issued | 2005-03-01 | |
| dc.identifier.citation | Базилевич Р. Дослідження алгоритмів оптимізації для задач декомпозиції / Р. Базилевич, І. Подольський // Вісник Національного університету “Львівська політехніка”. — Львів : Видавництво Національного університету “Львівська політехніка”, 2003. — № 496 : Комп'ютерна інженерія та інформаційні технології. — С. 145–152. — (Методи й алгоритми сучасних інформаційних технологій). | |
| dc.identifier.uri | https://ena.lpnu.ua/handle/ntb/54954 | - |
| dc.description.abstract | Для оптимізаційних задач розбиття запропоновано декілька алгоритмів, що використовують ієрархічну кластеризацію, сформовану методом оптимального згортання схеми. Досліджено ефективність алгоритмів з точки зору якості отриманих результатів та обчислювальних затрат. | |
| dc.description.abstract | Several algorithms for partitioning optimization are suggested. Hierarchical clustering by the Optimal Circuit Reduction method is used as a basic approach. Efficiency and effectiveness of proposed algorithms are investigated. | |
| dc.format.extent | 145-152 | |
| dc.language.iso | uk | |
| dc.publisher | Видавництво Національного університету “Львівська політехніка” | |
| dc.relation.ispartof | Вісник Національного університету “Львівська політехніка”, 496 : Комп'ютерна інженерія та інформаційні технології, 2003 | |
| dc.title | Дослідження алгоритмів оптимізації для задач декомпозиції | |
| dc.type | Article | |
| dc.rights.holder | © Національний університет “Львівська політехніка”, 2005 | |
| dc.rights.holder | © Базилевич Р., Подольський І., 2003 | |
| dc.contributor.affiliation | Національний університет "Львівська політехніка" | |
| dc.format.pages | 8 | |
| dc.identifier.citationen | Bazilevich R. Doslidzhennia alhorytmiv optymizatsii dlia zadach dekompozytsii / R. Bazylevych, I. Podolskyi // Visnyk Natsionalnoho universytetu "Lvivska politekhnika". — Lviv : Vydavnytstvo Natsionalnoho universytetu "Lvivska politekhnika", 2003. — No 496 : Kompiuterna inzheneriia ta informatsiini tekhnolohii. — P. 145–152. — (Metody y alhorytmy suchasnykh informatsiinykh tekhnolohii). | |
| dc.relation.references | 1. Базилевич Р.П. Декомпозиционные и топологические методы автоматизированного конструирования электронных устройств. - Львов: Виша школа, 1981. - 168 с. | |
| dc.relation.references | 2. Bazylevych R.P., Melnyk R.A., and Rybak O.G. Circuit partitioning for FPGAs by the optimal circuit reduction method. VLSI Design, Vol. 11, No. 3, 2000, pp.237 - 248. | |
| dc.relation.references | 3. Базилевич Р.П. Ієрархічні кластеризація, декомпозиція та багаторівневе макромоделювання ефективні засоби розв'язування комбінаторних задач схемного типу великої та надвеликої розмірності // Збірник наукових праць "Сучасні проблеми в комп'ютерних науках". - Держ. ун-т "Львівська політехніка", 2000. - С. 15-30. | |
| dc.relation.references | 4. С. J. Alpert, "The ISPD-98 Circuit Beanchmark Suit," in Proc. ACM/IEEE Intern. Symposium on Physical Design, April 1998, pp.80-85. | |
| dc.relation.references | 5. Базилевич Р.П , Подольський І.В.. Іієрархічна кластеризація складних схем // Вісник Нац. ун-ту "Львівська політехніка", № 392, Львів, 2000 р., с. 155-158. | |
| dc.relation.references | 6. Базилевич Р, Подольський 1. Алгоритмічна реалізація конструктивного розбиття схем//Вісник Нац. унту "Львівська політехніка". - 2002. - № 450. - С. 170-174. | |
| dc.relation.references | 7. Базилевич Р.П.. Подольський І.В. Ієрархічна кластеризація складних схем: застосування та шляхи реалізації. // Вісник Наук.-техн. ун-ту України "КПІ". К., 2003. - Вип. 40. - С. ЗІ - 38. | |
| dc.relation.referencesen | 1. Bazilevich R.P. Dekompozitsionnye i topolohicheskie metody avtomatizirovannoho konstruirovaniia elektronnykh ustroistv, Lvov: Visha shkola, 1981, 168 p. | |
| dc.relation.referencesen | 2. Bazylevych R.P., Melnyk R.A., and Rybak O.G. Circuit partitioning for FPGAs by the optimal circuit reduction method. VLSI Design, Vol. 11, No. 3, 2000, pp.237 - 248. | |
| dc.relation.referencesen | 3. Bazylevych R.P. Iierarkhichni klasteryzatsiia, dekompozytsiia ta bahatorivneve makromodeliuvannia efektyvni zasoby rozviazuvannia kombinatornykh zadach skhemnoho typu velykoi ta nadvelykoi rozmirnosti, Zbirnyk naukovykh prats "Suchasni problemy v kompiuternykh naukakh", Derzh. un-t "Lvivska politekhnika", 2000, P. 15-30. | |
| dc.relation.referencesen | 4. S. J. Alpert, "The ISPD-98 Circuit Beanchmark Suit," in Proc. ACM/IEEE Intern. Symposium on Physical Design, April 1998, pp.80-85. | |
| dc.relation.referencesen | 5. Bazylevych R.P , Podolskyi I.V.. Iiierarkhichna klasteryzatsiia skladnykh skhem, Visnyk Nats. un-tu "Lvivska politekhnika", No 392, Lviv, 2000 y., P. 155-158. | |
| dc.relation.referencesen | 6. Bazylevych R, Podolskyi 1. Alhorytmichna realizatsiia konstruktyvnoho rozbyttia skhem//Visnyk Nats. untu "Lvivska politekhnika", 2002, No 450, P. 170-174. | |
| dc.relation.referencesen | 7. Bazylevych R.P.. Podolskyi I.V. Iierarkhichna klasteryzatsiia skladnykh skhem: zastosuvannia ta shliakhy realizatsii., Visnyk Nauk.-tekhn. un-tu Ukrainy "KPI". K., 2003, Iss. 40, S. ZI - 38. | |
| dc.citation.journalTitle | Вісник Національного університету “Львівська політехніка” | |
| dc.citation.issue | 496 : Комп'ютерна інженерія та інформаційні технології | |
| dc.citation.spage | 145 | |
| dc.citation.epage | 152 | |
| dc.coverage.placename | Львів | |
| dc.coverage.placename | Lviv | |
| dc.subject.udc | 621.382 | |
| Appears in Collections: | Комп'ютерна інженерія та інформаційні технології. – 2003. – №496
|
