| DC Field | Value | Language |
|---|
| dc.contributor.author | Мельник, В. А. | - |
| dc.date.accessioned | 2013-10-21T08:02:08Z | - |
| dc.date.available | 2013-10-21T08:02:08Z | - |
| dc.date.issued | 2012 | - |
| dc.identifier.citation | Мельник В. А. Структурна організація паралельної пам'яті зі змінним впорядкованим доступом та її реалізація в ПЛІС / В. А. Мельник // Вісник Національного університету "Львівська політехніка". – 2012. – № 741 : Автоматика, вимірювання та керування. – С. 11–16. – Бібліографія: 7 назв. | uk_UA |
| dc.identifier.uri | https://ena.lpnu.ua/handle/ntb/21486 | - |
| dc.description.abstract | Наведено класифікаційні ознаки пам'яті з впорядкованим доступом та запропоновано на їх основі реалізацію в ПЛІС паралельної пам’яті зі змінним впорядкованим доступом. Розроблено програмну модель цієї пам’яті,проведено моделювання її роботи та виконано її синтез. Наведено результати реалізації цієї пам’яті в ПЛІС фірми Xilinx. Classification features of the ordered access memory are shown, and an implementation in FPGA on their basis of the parallel changeable- ordered access memory (PCOAM) is presented. A PCOAM soft-core is developed, a modeling of its work and its synthesis are performed. Synthesis results of the PCOAM in Xilinx FPGA are shown. | uk_UA |
| dc.language.iso | ua | uk_UA |
| dc.publisher | Видавництво Львівської політехніки | uk_UA |
| dc.subject | паралельна пам’ять | uk_UA |
| dc.subject | багатопортова пам’ять | uk_UA |
| dc.subject | пам’ять з впорядкованим доступом | uk_UA |
| dc.subject | ПЛІС | uk_UA |
| dc.subject | parallel memory | uk_UA |
| dc.subject | multi-port memory | uk_UA |
| dc.subject | ordered access memory | uk_UA |
| dc.subject | FPGA | uk_UA |
| dc.title | Структурна організація паралельної пам'яті зі змінним впорядкованим доступом та її реалізація в ПЛІС | uk_UA |
| dc.type | Article | uk_UA |
| Appears in Collections: | Автоматика, вимірювання та керування. – 2012. – №741
|
