

*integrated hall magnetic sensors. Nuclear Technology & Radiation Protection. – №2. 2007. – P.20–28.*  
 10. Bolshakova I., Holyaka R., Erashok V., Kumada M. *High precision mapper for cyclotron magnet // IEEE Transactions on Applied Superconductivity. – 2004. – Vol.14. – № 2. – P.1818–1821. 11. Zero-Drift Single-Supply Rail-to-Rail Input/Output Operational Amplifier AD8551/52/54. Data sheet. [Електронний ресурс]: http://www.analog.com. 12. ADuC841. MicroConverter® 12-Bit ADCs and DACs with Embedded High Speed 62-kB Flash MCU www.analog.com.*

УДК 004.33

В.А. Мельник

Національний університет “Львівська політехніка”

## СТРУКТУРНА ОРГАНІЗАЦІЯ ПАРАЛЕЛЬНОЇ ПАМ'ЯТИ ЗІ ЗМІННИМ ВПОРЯДКОВАНИМ ДОСТУПОМ ТА ЙЇ РЕАЛІЗАЦІЯ В ПЛІС

Â Мельник В.А., 2012

**Наведено класифікаційні ознаки пам'яті з впорядкованим доступом та запропоновано на їх основі реалізацію в ПЛІС паралельної пам'яті зі змінним впорядкованим доступом. Розроблено програмну модель цієї пам'яті, проведено моделювання її роботи та виконано її синтез. Наведено результати реалізації цієї пам'яті в ПЛІС фірми Xilinx.**

**Ключові слова:** паралельна пам'ять, багатопортова пам'ять, пам'ять з впорядкованим доступом, ПЛІС.

**Classification features of the ordered access memory are shown, and an implementation in FPGA on their basis of the parallel changeable-ordered access memory (PCOAM) is presented. A PCOAM soft-core is developed, a modeling of its work and its synthesis are performed. Synthesis results of the PCOAM in Xilinx FPGA are shown.**

**Key words:** parallel memory, multi-port memory, ordered access memory, FPGA.

### Вступ

У роботах [1–4] запропоновано методи побудови та структурну організацію пам'яті з впорядкованим доступом (ПВД). Пам'ять з впорядкованим доступом орієнтована на роботу з масивами даних. В цій пам'яті забезпечується доступ до даних у наперед встановленій послідовності, що вказує місце даного у вихідному масиві.

Вхідні дані записують до ПВД з  $l$  портів рядками матриці

$$\begin{vmatrix} ID_{0,0} & ID_{0,1} & \dots & ID_{0,l-1} \\ ID_{1,0} & ID_{1,1} & \dots & ID_{1,l-1} \\ \dots & \dots & \dots & \dots \\ ID_{k-1,0} & ID_{k-1,1} & \dots & ID_{k-1,l-1} \end{vmatrix}, \quad (1)$$

де  $ID_{i,j}$  – вхідні дані, які містяться в  $i$ -му рядку ( $i = 0,1,\dots,k-1$ ) та  $j$ -му стовпці ( $j = 0,1,\dots,l-1$ ) матриці вхідних даних.

Вихідні дані читають з ПВД на  $n$  портів рядками матриці

$$\begin{vmatrix} OD_{0,0} & OD_{0,1} & \dots & OD_{0,n-1} \\ OD_{1,0} & OD_{1,1} & \dots & OD_{1,n-1} \\ \dots & \dots & \dots & \dots \\ OD_{m-1,0} & OD_{m-1,1} & \dots & OD_{m-1,n-1} \end{vmatrix}, \quad (2)$$

де  $OD_{s,t}$  – вихідні дані, що містяться в  $s$ -му рядку ( $s = 0,1,\dots,m-1$ ) та  $t$ -му стовпці ( $t = 0,1,\dots,n-1$ ) матриці вихідних даних.

Матриця індексів, які присвоюють кожним даним та за значенням яких впорядковують дані, має вигляд

$$\begin{vmatrix} SID_{0,0} & SID_{0,1} & \dots & SID_{0,l-1} \\ SID_{1,0} & SID_{1,1} & \dots & SID_{1,l-1} \\ \dots & \dots & \dots & \dots \\ SID_{k-1,0} & SID_{k-1,1} & \dots & SID_{k-1,l-1} \end{vmatrix}, \quad (3)$$

де  $SID_{i,j}$  – індекс вхідних даних  $ID_{i,j}$ , що містяться в  $i$ -му рядку ( $i = 0, 1, \dots, k - 1$ ) та  $j$ -му стовпці ( $j = 0, 1, \dots, l - 1$ ) матриці вхідних даних.

Матриця індексів може надходити до ПВД разом з даними або на її основі заздалегідь формують код впорядкування, який разом з даними також подають до ПВД.

Пам'ять з впорядкованим доступом є багатопортовою. Вона забезпечує: запис даних з портів, зберігання записаних даних, впорядкування записаних даних відповідно до числових значень індексів, які надходять з даними та визначають їх місце в масиві вихідних даних, або відповідно до числового значення коду впорядкування, зчитування впорядкованих даних на порти.

ПВД може використовуватися як буферна багатопортова пам'ять, багатопортова пам'ять процесора, багатопортова пам'ять багатопроцесорної системи тощо. Місце застосування ПВД визначається її класифікаційними ознаками, зокрема:

- § розділені чи об'єднані входи і виходи даних;
- § паралельне чи послідовне надходження даних та індексів або коду впорядкування, що передбачає налаштування ПВД перед виконанням впорядкування даних;
- § впорядкування даних здійснюється за значенням їх індексів чи за кодом впорядкування.

Відповідно до цих ознак можна запропонувати ряд типів пам'яті з впорядкованим доступом, серед яких – пам'ять зі змінним впорядкованим доступом.

У статті пропонується реалізація у програмових логічних інтегральних схемах (ПЛІС) паралельної пам'яті зі змінним впорядкованим доступом, наводиться її структура, виконується її моделювання та оцінка результатів її синтезу.

### **1. Паралельна пам'ять зі змінним впорядкованим доступом та опис її інтерфейсу**

Пам'ять зі змінним впорядкованим доступом використовується для впорядкування даних в блоках одного розміру, що дорівнює її ємності. Пам'ять є паралельною, оскільки в режимі запису дозволяє одночасно записувати  $l$  даних, що утворюють рядок матриці вихідних даних, а також в режимі зчитування одночасно зчитувати  $n$  даних, що становить рядок матриці вихідних даних.

Впорядкування даних у цій пам'яті виконується згідно з кодом впорядкування  $S$ , який заздалегідь визначають з матриці індексів, проводячи розрахунки чи моделювання, та подають на входи пам'яті ззовні разом з даними. Код впорядкування налаштовує внутрішню структуру пам'яті так, щоб забезпечити потрібний порядок розміщення даних у матриці вихідних даних.

Інтерфейс паралельної пам'яті зі змінним впорядкованим доступом (рис.1) має  $l$  входів та  $n$  виходів даних. Тут зображені два варіанти цього типу ПВД – з розділеними (праворуч) та об'єднаними (ліворуч) входами та виходами даних. Зважаючи на подібність зовнішніх інтерфейсів та внутрішньої структури наведених типів ПВД, у статті обмежимося реалізацією паралельної пам'яті зі змінним впорядкованим доступом з розділеними входами і виходами даних.

Під час розроблення ПВД постає завдання вибору її характеристик, а саме:

- § кількості входів даних, що дорівнює кількості стовпців  $l$  у матриці вихідних даних;
- § часу введення даних  $T_{in}$ , який можна визначити як  $T_{in} = k \cdot t_{clk}$ , де  $k$  – кількість рядків у матриці вихідних даних, яка відповідає кількості тактів запису даних до ПВД,  $t_{clk}$  – тривалість такту читання/запису даних у ПВД;
- § кількості виходів даних, що дорівнює кількості стовпців  $n$  у матриці вихідних даних;

§ часу виведення даних  $T_{out}$ , який можна визначити як  $T_{out} = m \cdot t_{clk}$ , де  $m$  – кількість рядків у матриці вихідних даних, яка відповідає кількості тактів читання даних з ПВД,  $t_{clk}$  – тривалість такту читання/запису даних в ПВД;

§ розрядності даних  $N$ ;

§ ємності, яка становить  $Q = (k \cdot l = m \cdot n) \cdot N$ .




Рис. 1. Інтерфейс паралельної пам'яті зі змінним впорядкованим доступом з розділеними та об'єднаними входами і виходами даних

З метою перевірки роботоздатності при забезпеченні простоти виконання моделювання та синтезу паралельної пам'яті зі змінним впорядкованим доступом вибрано такі її характеристики:  $l = 4$ ,  $m = 4$ ,  $k = 2$ ,  $n = 2$ , розрядність даних  $N = 8$  бітів, ємність  $Q = 64$  біти. Розрядність коду впорядкування  $S$  визначено з виразу  $S = \log_2(q!) = 16$ , де  $q$  – кількість елементів матриці індексів. Опис мовою VHDL інтерфейсу паралельної пам'яті зі змінним впорядкованим доступом наведено на рис. 2, а.


```
ENTITY pzvd IS
  PORT(
    D_in_0 : in std_logic_vector (7 downto 0);
    D_in_1 : in std_logic_vector (7 downto 0);
    D_in_2 : in std_logic_vector (7 downto 0);
    D_in_3 : in std_logic_vector (7 downto 0);

    S      : in std_logic_vector (15 downto 0);

    CLK    : in std_logic;
    W      : in std_logic;
    R      : in std_logic;

    D_out_0 : out std_logic_vector (7 downto 0);
    D_out_1 : out std_logic_vector (7 downto 0)
  );
END pzvd ;
```

a



b

Рис. 2. Опис мовою VHDL (а) та графічне позначення (б) інтерфейсу паралельної пам'яті зі змінним впорядкованим доступом

На основі цього опису з використанням середовища проектування Xilinx ISE 13.2 виконано синтез паралельної пам'яті зі змінним впорядкованим доступом, графічне позначення інтерфейсу якої показано на рис. 2, б, де  $D_{in\_0}$  –  $D_{in\_3}$  – чотири вхідні порти восьмирозрядних даних;  $S$  –

вхід коду впорядкування даних; W – сигнал запису даних; R – сигнал читання даних; D\_out\_0, D\_out\_1 – два вихідні порти впорядкованих восьмирозрядних даних; CLK – сигнал синхронізації.

## 2. Архітектурний опис паралельної пам'яті зі змінним впорядкованим доступом

У загальному випадку, коли до ПЗВД записується матриця  $k \cdot l$  даних і з її виходу читається матриця  $m \cdot n$  даних, структура ПЗВД має вигляд, показаний на рис. 3.



Рис.3. Узагальнена структура паралельної пам'яті зі змінним впорядкованим доступом




Рис.4. Структура паралельної пам'яті зі змінним впорядкованим доступом, отримана в результаті синтезу засобами Xilinx ISE 13.2

ПЗВД містить пам'ять для зберігання даних, до якої дані записують групами, а після того впорядковують дані за значенням коду впорядкування, використовуючи комутуючу мережу. Вхідні дані записуються до пам'яті у відповідні комірки сигналом запису W. В комутуючій мережі

здійснюється впорядкування даних з пам'яті даних відповідно до значення коду впорядкування. З ПЗВД одночасно читають  $n$  чисел, для чого на її виході встановлено вихідні вентилі. З виходів цих вентилів вихідні дані при надходженні сигналу зчитування R будуть подані на відповідну вихідну шину.

На рис.4 наведено схему паралельної пам'яті зі змінним впорядкованим доступом, синтезовану з архітектурного опису мовою VHDL у програмному середовищі Xilinx ISE 13.2. Відповідно до схемотехнічних рішень, запропонованих в роботі [1], головними складовими блоками синтезованої паралельної ПЗВД, наведеної на рис.4, є: запам'ятовуюче середовище даних, побудоване на основі регистрів, комутуюча мережа, лічильник запису, лічильник читання та модуль видачі результатів.

### 3. Моделювання роботи паралельної пам'яті зі змінним впорядкованим доступом

Часова діаграма роботи паралельної пам'яті зі змінним впорядкованим доступом наведена на рис.5. На діаграмі показано процес запису до ПВД матриці вхідних даних

$$\begin{array}{c|cccc} & 06 & 05 & 02 & 0A \\ \hline & 0D & 01 & 05 & 15 \end{array} \quad (4)$$

та коду впорядкування «6A75», який впорядковує ці дані відповідно до матриці їх індексів

$$\begin{array}{c|cccc} & 2 & 6 & 4 & 0 \\ \hline & 1 & 7 & 5 & 3 \end{array}, \quad (5)$$

та процес зчитування матриці вихідних даних

$$\begin{array}{c|ccccc} & 01 & 05 & & & \\ \hline & 05 & 02 & & & \\ & 15 & 06 & & & \\ \hline & 0D & 0A & & & \end{array}, \quad (6)$$

впорядкованих в ПЗВД відповідно до значення коду впорядкування.




Рис.5. Часова діаграма роботи паралельної пам'яті зі змінним впорядкованим доступом

З часової діаграми видно відповідність роботи цієї ПЗВД запропонованим в роботах [1–4] принципам.

### 4. Реалізація в ПЛІС програмної моделі паралельної пам'яті зі змінним впорядкованим доступом

Розроблення та синтез програмної моделі паралельної пам'яті зі змінним впорядкованим доступом виконано за технологією проектування програмних моделей обчислювальних пристрій на рівні міжрегистрових передач. Ця технологія передбачає реалізацію обчислювальних пристрій у програмових логічних інтегральних схемах і достатньо повно описана в працях [5, 6].

У таблиці наведено фрагмент звіту про результати синтезу в ПЛІС 6vcx75tff484-2 фірми Xilinx розробленої вище паралельної пам'яті зі змінним впорядкованим доступом, отриманого з використанням засобів Xilinx ISE 13.2.

### **Результати синтезу в ПЛІС 6vcx75tff484-2 фірми Xilinx паралельної пам'яті зі змінним впорядкованим доступом**

Selected Device : 6vcx75tff484-2			
Slice Logic Utilization:			
Number of Slice Registers:	67	out of 93120	0%
Number of Slice LUTs:	323	out of 46560	0%
Number used as Logic:	323	out of 46560	0%
IO Utilization:			
Number of IOs:	67		
Number of bonded IOBs:	67	out of 240	28%
Specific Feature Utilization:			
Number of BUFG/BUFGCTRLs:	1	out of 32	3%
Minimum period: 0.988ns (Maximum Frequency: 1012.203MHz)			

У цьому кристалі паралельна пам'ять зі змінним впорядкованим доступом з наведеними вище характеристиками займає  $\approx 0,69\%$  логічних комірок. Це означає, що в ньому можна розмістити таку пам'ять великої ємності, причому, зважаючи на структурну організацію ПЗВД [1], ємність не впливатиме на її частоту.

Видно, що теоретично досягається частота роботи ПВД 1012.203 МГц, тобто така пам'ять може працювати на максимальній частоті ПЛІС, яка приблизно становить 250–300 МГц [7], а такий показник за великих значень  $l$  і  $n$  забезпечить недосяжну для інших типів пам'яті продуктивність.

### **Висновки**

1. Розроблено програмну модель паралельної пам'яті зі змінним впорядкованим доступом та програмні моделі її складових елементів.
2. Проведено синтез програмної моделі паралельної пам'яті зі змінним впорядкованим доступом з використанням мови VHDL та отримано відповідні схемотехнічні рішення.
3. Виконано моделювання роботи паралельної пам'яті зі змінним впорядкованим доступом та показано коректність її функціонування.
4. Здійснено реалізацію в ПЛІС програмної моделі розробленої паралельної пам'яті зі змінним впорядкованим доступом та оцінено досягнуті характеристики.

1. Мельник А.О. Структурна організація векторної пам'яті з змінним та фіксованим впорядкованим доступом / А.О. Мельник, Н.М. Ліщина // Східно-європейський журнал передових технологій «Інформаційно-управлінські системи». – Харків: Технологічний центр, 2011. – № 6/9(54). – С.52–57.
2. Мельник А.О. Структурна організація пам'яті з впорядкованим доступом на основі налаштовуваних сортувальних мереж / А.О. Мельник // Інформатика та обчислювальна техніка. ВМУРОЛ, 2011. – С.34–46.
3. Мельник А.О. Принципи побудови буферної сортувальної пам'яті / А.О. Мельник // Вісник Державного університету “Львівська політехніка” “Комп'ютерна інженерія та інформаційні технології”. – 1996. – № 307. – С.65–71.
4. Мельник А.О. Спеціалізовані комп'ютерні системи реального часу / Мельник А.О. – Львів: Нац. ун-т „Львівська політехніка”, 1996. – 60 с.
5. Keating M., Bricaud P. Reuse Methodology Manual for System-On-a-Chip Design. – Kluwer Academic Publishers, 1999. – 224 p.
6. Мельник А.О. Технологія проектування ядер комп'ютерних пристройів / А.О. Мельник, В.А. Мельник // Вісник Національного університету “Львівська політехніка” “Комп'ютерні системи та мережі”. – 2002. – № 463. – С.3–9.
7. Virtex-6 Family Overview. Product Specification. DS150 (v2.4) January 19, 2012. [Електронний ресурс] – Xilinx, Inc. – 11p. – Режим доступу: [http://www.xilinx.com/support/documentation/data\\_sheets/ds150.pdf](http://www.xilinx.com/support/documentation/data_sheets/ds150.pdf).