https://oldena.lpnu.ua/handle/ntb/14542| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | Litvinova, Eugenia | - |
| dc.contributor.author | Hahanova, Anna | - |
| dc.contributor.author | Gorobets, Alexander | - |
| dc.contributor.author | Priymak, Aleksey | - |
| dc.date.accessioned | 2012-09-21T12:23:19Z | - |
| dc.date.available | 2012-09-21T12:23:19Z | - |
| dc.date.issued | 2012 | - |
| dc.identifier.citation | Verification system for SoC HDL-code / Eugenia Litvinova, Anna Hahanova, Alexander Gorobets, Aleksey Priymak // Сучасні проблеми радіоелектроніки, телекомунікацій, комп'ютерної інженерії : матеріали ХІ Міжнародної конференції TCSET2012, присвяченої 60-річчю заснування радіотехнічного факультету у Львівській політехніці, 21-24 лютого 2012 року, Львів, Славське, Україна / Національний університет «Львівська політехніка». – Львів : Видавництво Львівської політехніки, 2012. – С. 348. – Bibliography: 3 titles. | uk_UA |
| dc.identifier.uri | https://ena.lpnu.ua/handle/ntb/14542 | - |
| dc.description.abstract | Assertion-based models and methods for the verification and diagnosis of HDL-code functional failures, which make possible to reduce considerably time-to-market of software and hardware, are developed. | uk_UA |
| dc.language.iso | en | uk_UA |
| dc.publisher | Видавництво Львівської політехніки | uk_UA |
| dc.subject | testing | uk_UA |
| dc.subject | verification | uk_UA |
| dc.subject | HDL-model | uk_UA |
| dc.subject | Infrastructure IP | uk_UA |
| dc.title | Verification system for SoC HDL-code | uk_UA |
| dc.type | Article | uk_UA |
| Appears in Collections: | Сучасні проблеми радіоелектроніки, телекомунікацій, комп'ютерної інженерії (TCSET’2012). – 2012 р. | |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.