https://oldena.lpnu.ua/handle/ntb/4388| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | Павлишин, В. | - |
| dc.contributor.author | Закалик, Л. | - |
| dc.contributor.author | Корж, Р. | - |
| dc.date.accessioned | 2010-06-09T11:57:40Z | - |
| dc.date.available | 2010-06-09T11:57:40Z | - |
| dc.date.issued | 2007 | - |
| dc.identifier.citation | Павлишин В. Теоретична модель одноелектронного транзистора / В. Павлишин, Л. Закалик, Р. Корж // Вісник Національного університету "Львівська політехніка". – 2007. – № 591 : Комп'ютерні системи проектування. Теорія і практика. – С. 91–94. – Бібліографія: 12 назв. | uk_UA |
| dc.identifier.uri | https://ena.lpnu.ua/handle/ntb/4388 | - |
| dc.description.abstract | Розглянуто фізичну модель одноелектронного транзистора, в якій враховано “кулонівську блокаду”, що створює робочий канал розміром меншим за 10 нм. A physical model of single-electron transistor is discussed in present article. This model considers also Koulon-blocade created by a working channel of transistor which is < 10 nm. | uk_UA |
| dc.language.iso | ua | uk_UA |
| dc.publisher | Видавництво Національного університету “Львівська політехніка” | uk_UA |
| dc.subject | модель одноелектронного транзистора | uk_UA |
| dc.subject | “кулонівська блокада” | uk_UA |
| dc.subject | фізична моделю | uk_UA |
| dc.title | Теоретична модель одноелектронного транзистора | uk_UA |
| dc.type | Article | uk_UA |
| Appears in Collections: | Комп'ютерні системи проектування теорія і практика. – 2007. – №591 | |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.