Методи та засоби конфігурування архітектури програмованих спеціалізованих процесорів

Abstract

Диссертация посвящена вопросам разработки методов и способов конфигурирования архитектуры программированных специализированных процессоров. В первой главе рассмотрены современные высокопродуктивные параллельные архитектуры процессоров и средства системного проектирования компьютерных устройств. На основе проведенного анализа были выделены основные черты алгоритмов программ, которые выполняются специализированными процессорами. В ходе выполнения диссертации были рассмотрены основные современные подходы, методы и системы проектирования специализированных процессоров. В результате проведенных исследований было предложен подход по проектированию современных специализированных процессоров на основе конфигурирования модели базовой архитектуры по алгоритму, описанному на стандартном языке программирования высокого уровня. Вторая глава посвящена разработке новой модели базовой архитектуры специализированного процессора и структуры каждого элемента данной архитектуры. Данная архитектура и каждый ее элемент можно конфигурировать по разным параметрам. С целью создания теоретических принципов построения регистровых файлов программируемых процессоров была предложена их классификация. Для исследования возможности реализации разных типов регистровых файлов были созданы их модели с разными параметрами на языке VHDL. Полученные результаты подтвердили аналитические расчеты и доказали, что распределенный регистровый файл с управляемой коммутацией является наиболее приемлемым для построения параллельной архитектуры с точки зрения аппаратных затрат и времени доступа. Предложена структура устройства выполнения условных команд в базовой архитектуре процессора, которое обеспечило выполнение алгоритмов с процедурой передачи управления и позволило ускорить их выполнение. Аппаратно реализованный блок выполнения циклов позволил использовать вычислительные модули только для выполнения арифметико-логических операций, а не на обслуживание вычислительного процесса. В третьей главе представлено разработанный метод конфигурирования базовой архитектуры, что позволяет аппаратно отобразить алгоритм роботы программы. Также предложено метод эффективного планирования загрузки параллельных веток процессора в специализированных процессорах построенных на основе распределенного регистрового файла с динамическим принципом размещения данных. В четвертой главе представлено разработанную систему проектирования специализированных процессоров на основе алгоритма на языке программирования высокого уровня. Продемонстрировано превосходство полученных в результате роботы разработанной системы проектирования устройств по показателям продуктивности и аппаратурным затратам над существующими аналогами.Дисертація присвячена питанням прискорення та спрощення процесу проектування програмованих спеціалізованих процесорів шляхом розробки і практичного використання методів та програмно-апаратних засобів конфігурування їх архітектури. Вперше розроблено конфігуровану модель базової архітектури процесора з підтримкою паралелізму на рівні команд та обґрунтовано можливість синтезу на її основі спеціалізованих пристроїв обробки даних із заданими технічними характеристиками. Запропоновано структуру пристрою виконання умовних команд у базовій архітектурі процесора, який забезпечив виконання алгоритмів з процедурою передачі керування та дозволив прискорити їх виконання. Розроблено метод конфігурування базової архітектури на основі аналізу алгоритму описаного мовою високого рівня та вибору параметрів конфігурування, що дозволяє апаратно відобразити алгоритм роботи програми. Подальшого розвитку набув існуючий метод ефективного планування завантаження паралельних віток процесора, який був розширений для оптимізації виконання інструкцій у розробленій моделі архітектури процесора на основі розподіленого регістрового файлу з динамічним принципом розміщення даних. Розроблено та досліджено систему проектування спеціалізованих процесорів на основі алгоритму, описаного мовою високого рівня. На її основі реалізовано ряд пристроїв: дискретного косинусного перетворення, медіанної фільтрації, перетворення форматів зображень та інші. Продемонстровано перевагу реалізованих пристроїв за показниками продуктивності та затратами обладнання над аналогічними існуючими пристроями.New model of basic specialized processor architecture with instruction level parallelism support is developed. Capability to synthesize dedicated processors with given characteristics on the basis of the model is shown. The structure of conditional instruction execution unit for the basic processor architecture is proposed. The unit allows algorithms with control transfer execution with reduced run-time. The new method of basic architecture configuration is developed. The method is based on high-level language defined algorithm analysis and configuration parameters selection, which allows hardware algorithm implementation. The known method of effective concurrent processor branches load planning is improved. It is expanded for the case of instruction execution optimization in proposed model of processor architecture based on distributed register file with dynamic date allocation. The computer-aided design system for dedicated processors synthesis on the basis of high-level language defined algorithm is developed and examined. Variety of devices were implemented on it's basis: discrete cosine transformation, median filtering, image format conversion and others. Advantages of developed devices over known analogues in performance and hardware costs are shown.