https://oldena.lpnu.ua/handle/ntb/32480| Title: | Паралельний суматор без перенесення на логічних елементах XAND |
| Other Titles: | Parallel adder without carry based on XAND gates |
| Authors: | Соломко, М. Т. Круліковський, Б. Б. Николайчук, Я. М. |
| Bibliographic description (Ukraine): | Соломко М. Т. Паралельний суматор без перенесення на логічних елементах XAND / М. Т. Соломко, Б. Б. Круліковський, Я. М. Николайчук // Вісник Національного університету «Львівська політехніка». Серія: Комп’ютерні системи та мережі : збірник наукових праць. – 2015. – № 830. – С. 145–158. – Бібліографія: 12 назв. |
| Issue Date: | 2015 |
| Publisher: | Видавництво Львівської політехніки |
| Keywords: | суматор паралельний суматор без перенесення додавання кодів коди поля Ґалуа логічний елемент XAND adder parallel adder without transfer adding codes Galois field codes logic element XAND |
| Abstract: | Розглянуто обчислення сигналів суми в паралельних схемах суматорів без перенесення на логічних елементах XAND. Подана структура логічного елемента XAND, синтаксис його функції, схема паралельного суматора без перенесення на логічних елементах XAND. Продемонстрована таблиця істинності для перевірки логіки схеми суматора. In the article the calculation of the amount of signals in parallel schemes of adders without transfering by the logical elements XAND. The composition of logic element XAND is represented and the syntax of its function. The scheme of parallel adder without transfering by the logic elements XAND is represented. Demonstrated a truth table to check logic schemes of adder. |
| URI: | https://ena.lpnu.ua/handle/ntb/32480 |
| Content type: | Article |
| Appears in Collections: | Комп'ютерні системи та мережі. – 2015. – №830 |
| File | Description | Size | Format | |
|---|---|---|---|---|
| 21-145-158.pdf | 569.32 kB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.