Skip navigation

putin IS MURDERER

Please use this identifier to cite or link to this item: https://oldena.lpnu.ua/handle/ntb/32470
Full metadata record
DC FieldValueLanguage
dc.contributor.authorМельник, А. О.-
dc.contributor.authorЦигилик, Л. О.-
dc.contributor.authorМайстренко, М. В.-
dc.date.accessioned2016-04-12T15:12:34Z-
dc.date.available2016-04-12T15:12:34Z-
dc.date.issued2015-
dc.identifier.citationМельник А. О. Інструментальні засоби для дослідження характеристик процесорів опрацювання сигналів, генерованих системою високорівневого синтезу “Хамелеон” / А. О. Мельник, Л. О. Цигилик, М. В. Майстренко // Вісник Національного університету «Львівська політехніка». Серія: Комп’ютерні системи та мережі : збірник наукових праць. – 2015. – № 830. – С. 74–82. – Бібліографія: 4 назви.uk_UA
dc.identifier.urihttps://ena.lpnu.ua/handle/ntb/32470-
dc.description.abstractВисвітлено принципи побудови інструментальних засобів для дослідження характеристик процесорів опрацювання сигналів, генерованих системою високорівневого синтезу “Хамелеон” та імплементованих у ПЛІС, що розміщена на платформі DE1-SoC фірми Altera. Подано структуру та описано організацію роботи інструментальних засобів та їх компонентів, зокрема послідовність синтезу та імплементації у ПЛІС процесорів опрацювання сигналів. Сформовано порядок проведення досліджень характеристик процесорів опрацювання сигналів, генерованих системою високорівневого синтезу “Хамелеон”, на створених інструментальних засобах. Описано етапи дослідження процесора опрацювання сигналів на прикладі процесора швидкого перетворення Фур’є та виконано оцінювання його реальної продуктивності в різних варіантах реалізації, а саме за різної кількості задіяних паралельних АЛП процесора. Design principles of toolkit for characteristics investigation of the digital signal processors generated by Chameleon© C2HDL design tool and implemented to the FPGA of Altera DE1-SoC platform are considered. The structure and organization of toolkit and its components, including the digital signal processor synthesis and implementation in FPGA flow are described. The chain of DSP performance investigation which are generated by the Chameleon© C2HDL design tool using toolkit is formed. As an example the stages of FFT processor investigation are considered and its performance for different number of ALU’s is estimated.uk_UA
dc.language.isouauk_UA
dc.publisherВидавництво Львівської політехнікиuk_UA
dc.subjectінструментальні засобиuk_UA
dc.subjectвисокорівневий синтезuk_UA
dc.subjectспеціалізовані процесориuk_UA
dc.subjectреальний масштаб часуuk_UA
dc.subjectпроцесори опрацювання сигналів ШПФuk_UA
dc.subjectПЛІСuk_UA
dc.subjectпродуктивність процесораuk_UA
dc.subjecttoolkituk_UA
dc.subjecthigh-level synthesisuk_UA
dc.subjectapplication-specific processorsuk_UA
dc.subjectreal timeuk_UA
dc.subjectdigital signal processorsuk_UA
dc.subjectFFTuk_UA
dc.subjectFPGAuk_UA
dc.subjectprocessor throughputuk_UA
dc.titleІнструментальні засоби для дослідження характеристик процесорів опрацювання сигналів, генерованих системою високорівневого синтезу “Хамелеон”uk_UA
dc.title.alternativeToolkit for characteristics investigation of the digital signal processors generated by Chameleon© C2HDL design tooluk_UA
dc.typeArticleuk_UA
Appears in Collections:Комп'ютерні системи та мережі. – 2015. – №830

Files in This Item:
File Description SizeFormat 
12-74-82.pdf318.72 kBAdobe PDFView/Open
Show simple item record


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.