Архітектура та методи проектування спеціалізованих процесорів на основі пам’яті з впорядкованим доступом

Abstract

Дисертація присвячена розробленню архітектури та методів проектування спеціалізованих процесорів (СП) на основі пам’яті з впорядкованим доступом (ПВД) та створенню нових високоефективних СП для реалізації в реконфігуровних прискорювачах універсальних комп’ютерів. В роботі проведено дослідження існуючих методів проектування та структурної організації СП, сучасних технологій та засобів проектування, обґрунтовано переваги ПВД у порівнянні з іншими типами пам’яті, досліджено підходи до її побудови та вигоди від її застосування, проведено вибір принципів побудови СП. Вперше розроблено формалізовану модель СП з врахуванням особливостей застосування ПВД, та запропоновано метод конфігурування моделі СП. Досліджено та розроблено базові структури, принципи роботи та методику проектування СП на основі ПВД. Розроблено відповідний новій архітектурі СП метод подання графа алгоритму та метод формування на основі даного подання вихідної інформації для синтезу СП, а також розроблено методику проведення синтезу та здійснено її реалізацію шляхом проектування процесора швидкого перетворення Фур’є для реконфігуровного прискорювача універсального комп’ютера. Диссертация посвящена разработке архитектуры и методов проектирования специализированных процессоров (СП) на основе памяти с упорядоченным доступом (ПУД) и созданию на их основе новых высокоэффективных специализированных процессоров для реализации в реконфигурируемых ускорителях универсальных компьютеров. Проведены исследования существующих методов проектирования и структурной организации СП, современных технологий и средств проектирования компьютерных устройств, обоснованы преимущества ПВД, рассмотрены подходы к ее построению и оценены преимущества от ее применения, проведен выбор принципов построения аппаратно-ориентированных СП. Впервые разработана формализованная модель специализированного процессора, учитывающая особенности применения памяти с упорядоченным доступом, которая описывает взаимосвязи между компонентами процессора и представляет его архитектуру через базовые параметры, что позволяет исследовать и определить их влияние на технические характеристики процессора. Предложен метод конфигурирования модели СП через конфигурационные параметры его архитектуры, применение которого, в отличие от традиционных методов создания моделей, предоставляет возможность выбора архитектуры по значениям производительности и затрат оборудования, и позволяет ускорить и удешевить процесс проектирования СП. Предложено использовать ПВД для хранения и выполнения упорядочивания данных для их дальнейшей обработки в операционном устройстве СП, исследованы и разработаны базовые структуры, принципы работы и методика проектирования СП на основе этой памяти, что позволило распараллелить выполнение вычислительного процесса и повысить их производительность. Решена задача описания алгоритма на уровне связей между операциями, разработан и обоснован метод представления графа алгоритма векторами данных, команд и соединений портов функциональных операторов его ярусов, которые сохраняют структуру алгоритма в удобной для синтеза СП форме, а также метод формирования на основе данного представления алгоритма исходной информации для синтеза СП. Также разработана методика проведения синтеза и осуществлена ее реализацию путем проектирования процессора быстрого преобразования Фурье для реконфигурируемого ускорителя универсального компьютера. Конкретизированы параметры разработанной формализованной модели СП с учетом особенностей применения ПВД с целью использования для исследования и построения СП с заданными характеристиками. На основе разработанных методов проведен синтез процессора быстрого преобразования Фурье Разработана конфигурируемая программная модель процессора БПФ и осуществлена ее реализация в реконфигурируемом ускорителе, для чего определена исходная информация для синтеза процессора БПФ, а именно: параметры матриц входных данных, параметры матриц выходных данных, сформированы матрицы входных данных и правила упорядочения входных данных для всех матриц входных данных, а также сформированы матрицы кодов выполняемых операций для операционного устройства процессора путем проведения маркировки ПГА БПФ. Разработана VHDL-модель процессора БПФ, проведен синтез его узлов, выполнено моделирование и тестирование процессора. Выполнен синтез разработанного процессора БПФ в реконфигурируемом ускорителе. The dissertation is devoted to developing the architecture and design methods of specialized processors (SP) based on ordered access memory (OAM) and synthesis on this basis the new specialized processors for implementation in reconfigurable accelerators of universal computers. An investigation of of existing methods of design and structural organization of SP, modern technologies and design tools, the advantages OAM in comparison with other types of memory are described, explored approaches to its creation and benefits of its application, the principles of SP building are choice. The SP formal model with taking into account peculiarities of OAM is developed and the method the SP model configuration is proposed. Explored and developed the basic structure, organization and design principles of the SP based on OAM. A new architecture appropriate method of filing SP graph algorithm and method of presentation based on this initial information for the synthesis of SP, as well as the methods of synthesis and by its implementation by designing fast Fourier transform processor for reconfigurable accelerator of universal computer.