https://oldena.lpnu.ua/handle/ntb/10666| Title: | Алгоритми паралельної декомпозиції електронних схем |
| Authors: | Базилевич, Р. Влах, В. Януш, Д. |
| Bibliographic description (Ukraine): | Базилевич Р. Алгоритми паралельної декомпозиції електронних схем / Р. Базилевич, В. Влах, Д. Януш // Вісник Національного університету "Львівська політехніка". – 2011. – № 694 : Комп’ютерні науки та інформаційні технології. – С. 364-369. – Бібліографія: 6 назв. |
| Issue Date: | 2011 |
| Publisher: | Видавництво Львівської політехніки |
| Keywords: | ієрархічна кластеризація розбиття схеми паралельна декомпозиція hierarchical clustering circuits partitioning parallel decomposition |
| Abstract: | Пропонується алгоритмічна та програмна реалізація ієрархічної декомпозиції електронних схем високих розмірностей, що забезпечує можливість поділу схем на довільну кількість фрагментів з мінімізацією кількості зв’язків між ними. An efficient software for hierarchical decomposition of large-scale electronic circuits is proposed. Algorithm provides division of electronic circuits onto desirable number of partitions with minimization the number of common nets. |
| URI: | https://ena.lpnu.ua/handle/ntb/10666 |
| Content type: | Article |
| Appears in Collections: | Комп'ютерні науки та інформаційні технології. – 2011. – №694 |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.