

На кожному кроці за допомогою бажаної математичної моделі і вихідної моделі розкочувальної фарбової групи розраховується критерій $|\varepsilon|$ і аналізується відповідність критеріальним вимогам. Результат процедури синтезу – знайдені довжини кіл q_i фарбових валиків, які перераховують в діаметри.

Якщо при заданих обмеженнях розв'язок не знаходиться, то можливі наступні альтернативи: розширення границь параметрів q_i (альтернатива розробника) і зниження вимог до $|\varepsilon|_{\min}$, або зміна параметрів бажаної моделі q_i^* (альтернатива замовника).

Після зміни обмежень або параметрів бажаної моделі повторюють процедуру параметричного синтезу.

На основі викладено розроблено алгоритм і програма синтезу простих розкочувальних фарбових груп.

1. Алексеев Г.А. Красочные аппараты ротационных машин высокой и плоской печати. М., 1980. 2. Зіненко Р.Г. Оцінка ефективності розкочування смужки фарби в триваликовій фарбовій групі // Наукові записки УАД. Львів, 1999. №1. С.65-68. 3. Соболев І.М., Статников Р.Б. Выбор оптимальных параметров в задачах со многими критериями. М., 1981. 218с.

УДК 621.382.323

Мельник А.О., Ахмад Аль-Кхатіб

ДУ “Львівська політехніка”, кафедра ЕОМ

АПАРАТНО-ОРІЄНТОВАНІ ПРОЦЕСОРИ ШВИДКИХ ОРТОГОНАЛЬНИХ ПЕРЕТВОРЕНЬ

© Мельник А.О., Ахмад Аль-Кхатіб, 2000

Розглянуто алгоритм швидкого ортогонального перетворення (ШОП). Описуються переваги використання апаратно-орієнтованих процесорів для виконання ШОП і особливості різних архітектур цих процесорів. Конкретизується продуктивність цих процесорів в алгоритмах ШОП і галузі їхнього використання.

ВСТУП

При моделюванні та розробці систем обробки даних різного призначення широко застосовують методи, що ґрунтуються на математичному апараті ортогональних перетворень (ОП) – Фур'є, Хартлі, Гільберта, Лапласа, Френеля, косинусного, синусного тощо. На їх основі будують процедури спектрально-кореляційного аналізу, фільтрації, кепстрального аналізу, кодування сигналів та зображень, а також ідентифікації лінійних та нелінійних систем, відтворення зображень за проєкціями, аналізу та синтезу цифрових голограм тощо. При цьому на виконання ОП припадає значна частина загальної кількості обчислень і необхідних для цього ресурсів, тому ефективність їх виконання суттєво впливає на покращання характеристик цілої низки технічних систем.

Для скорочення об'ємів обчислень, необхідних для виконання алгоритмів ОП, використовуються алгоритми швидких ортогональних перетворень (ШОП), а для реалізації

алгоритмів ШОП створюються спеціалізовані процесори, в архітектурі яких враховані особливості цих алгоритмів. На сьогодні сформувалися два основні підходи до побудови процесорів ШОП [1]. Перший ґрунтується на використанні універсальних програмованих процесорів, а врахування особливостей виконуваних задач реалізується, по суті, шляхом спеціалізації їх програмного забезпечення. Другий підхід базується на використанні процесорів, орієнтованих на виконувани алгоритми ШОП апаратним способом. Такі процесори називають функціонально- або апаратно-орієнтованими (АОП, в англійській літературі – ASIC – Application-Specific Integration Circuit). Порівняно з програмованими процесорами АОП мають такі переваги: забезпечення заданої продуктивності з мінімальними затратами обладнання; максимальноможлива продуктивність при виконанні заданої задачі на кристалі заданого об'єму; простіший процес проектування, включаючи процес тестування. Розглянемо архітектури АОП ШОП більш детально.

1. АЛГОРИТМИ ШВИДКИХ ОРТОГОНАЛЬНИХ ПЕРЕТВОРЕНЬ

1.1. Швидке перетворення Фур'є

Серед всіх ШОП дискретне перетворення Фур'є (ДПФ) є найбільш універсальним. Його пряма та обернена форми описуються такими рівняннями:

$$X(k) = \sum_{n=0}^{N-1} x(n) W_N^{kn}, \quad W_N^r = \exp(-j2\pi r/N);$$

$$x(n) = \frac{1}{N} \sum_{k=0}^{N-1} X(k) W_N^{-kn}, \quad n, k = 0, 1, 2, \dots, N-1,$$

де $X(k)$ та $x(n)$ в загальному випадку є комплексними послідовностями.

Пряме обчислення ДПФ вимагає виконання N^2 множень та $N(N-1)$ додавань комплексних чисел. Швидке перетворення Фур'є (ШПФ) вимагає виконання тільки $N/2 \cdot \log N$ базових операцій. На рис.1 показано граф алгоритму ШПФ для $N=16$, а на рис.2 – його базова операція.




Рис.1. Граф алгоритму прямого ШПФ для $N=16$






Рис.2. Базова операція алгоритму ШПФ

Існують різні варіанти графів алгоритму ШПФ. Іноді один варіант є більш зручним для апаратної реалізації, ніж інший. Наприклад, на рис.3 показаний граф алгоритму ШПФ з постійною структурою, реалізація якого на ітераційних процесорах значно спрощує формування адрес даних.

Рис.3. Граф алгоритму прямого ШПФ з постійною структурою для $N=16$

На рис.1 та рис.3 показані графи алгоритму ШПФ за основою 2. Може бути використана також інша основа, наприклад 4, як це показано на рис.4. Кількість етапів та базових операцій тут є меншою, ніж в графі за основою 2.

Рис.4. Граф алгоритму прямого ШПФ за основою 4 з постійною структурою для $N=16$ та його базова операція

Існують також графи алгоритмів ШПФ за основою 8, за розщепленою основою 2-4, а також отримані на основі методу Бреннера-Рейдера [2].

1.2. Швидке перетворення Хартлі

Для дійсної послідовності $x(n)$ пряме та інверсне дискретне перетворення Хартлі (ДПХ) має вигляд:

$$H(k) = \sum_{n=0}^{N-1} x(n)(C_N^{kn} + S_N^{kn}), \quad k = 0, 1, \dots, N-1;$$

$$x(n) = \frac{1}{N} \sum_{k=0}^{N-1} H(k)(C_N^{kn} + S_N^{kn}), \quad n = 0, 1, \dots, N-1,$$

де $C_N^r = \cos(2\pi r/N)$, $S_N^r = \sin(2\pi r/N)$.

Для ДПХ можуть бути побудовані такі ж самі швидкі алгоритми, що і для ДПФ. На рис.5 показаний граф алгоритму швидкого перетворення Хартлі (ШПХ) для $N=16$, а на рис.6 – його базові операції.




Рис.5. Граф алгоритму прямого ШПХ для $N=16$




Рис.6. Базові операції алгоритму ШПХ

1.3. Швидке косинусне перетворення

Пряме та обернене дискретне косинусне перетворення дійсної послідовності $x(n)$, $n = 0, 1, \dots, N-1$ може бути описане виразами:

$$L(k) = \sum_{n=0}^{N-1} x(n) C_N^{n,k}, \quad k = 0, 1, \dots, N-1, \quad x(n) = \sum_{k=0}^{N-1} P_k L(k) C_N^{n,k}, \quad n = 0, 1, \dots, N-1,$$

де $C_N^{n,k} = \cos[\pi(2n+1)k/(2N)]$, $P_0 = 1/N$, $P_k = 2/N$ для $k \neq 0$.

На рис.7 показані основні етапи графа 16-точкового алгоритму швидкого косинусного перетворення (ШКП) [3]. Етапи додаткових операцій сумування тут не показані. Як показує аналіз графа алгоритму ШКП, його структура повторює структуру графа алгоритму ШПФ за основою 2 (рис.1). Але базові операції, аналогічні показаним на рис.2, виконуються над дійсними числами з дійсними фазовими множниками.




Рис.7. Основні етапи графа 16-точкового алгоритму ШКП з структурою алгоритму ШПФ

1.4. Інші ортогональні перетворення

Всі ортогональні перетворення можна розділити на дві групи. До першої з них слід віднести ШПФ-ШПХ та їх часткові випадки, а до другої належать перетворення - процедури обробки сигналів. Типовими членами першої групи є різні версії синусних та косинусних перетворень. Друга група містить перетворення Гільберта, Лапласа, Френеля, Меліна та інші. Їх обчислюють множенням на вагову функцію, обчисленням ДПФ-ДПХ, модифікацією спектру та обчисленням оберненого ШПФ-ШПХ. Тобто обчислення другої групи ортогональних перетворень базується на обчисленні перетворень першої групи, на яку і буде звернута основна увага.

2. АЛГОРИТМІЧНІ ПРОЦЕСОРИ ШОП

Апаратно-орієнтовані алгоритмічні процесори (АП) ШОП мають ітераційну архітектуру, орієнтовану на виконання конкретного алгоритму. АП містить такі вузли: операційний пристрій, багатопортова пам'ять та пристрій керування. Заданий алгоритм в такому процесорі виконується пропусканням потрібної кількості разів даних через операційний пристрій, в якому виконуються базові операції алгоритму. Операційний пристрій може бути конвеєрним, що дозволяє суміщати в часі обробку різних даних. Може бути паралельно включено кілька операційних пристроїв за тією ж основою, або використана більш висока основа, наприклад 4 (рис.4), або 8. В більшості випадків управління АП є апаратним, що дозволяє досягти вищої продуктивності. При наявності в операційному пристрої АП k паралельно ввімкнених пристроїв для виконання базових операцій N -точкового алгоритму ШОП необхідно виконати $N(\log_p N)/pk$ тактів, де p -основа базової операції.

Сьогодні більшість однокристальних процесорів ШОП належить до класу АП. Наприклад, в найбільш продуктивних процесорах ШПФ комплексних чисел DSP-24 [4], BDSP9124 [5] та SPIFFEE [6] обчислення проводяться на операційному пристрої, який виконує базову операцію алгоритму ШПФ комплексних чисел, наведену на рис.2. Для спрощення формування адрес даних в більшості процесорів цього типу використовуються графи ШОП з постійною структурою, аналогічні представленою на рис.3.

3. ГРАФ-АЛГОРИТМІЧНІ ПРОЦЕСОРИ ШОП

В апаратно-орієнтованому граф-алгоритмічному процесорі (ГАП) алгоритм ШОП виконується одноразовим проходженням даних через його операційний пристрій. В операційному пристрої апаратно відображається весь граф виконуваного алгоритму з'єднанням комбінаційних схем, кожна з яких виконує відповідний функціональний оператор алгоритму. В конвеєрному ГАП (КГАП) операційний пристрій є конвеєризований, тобто комбінаційні схеми, що виконують операції кожного яруса алгоритму, розділені регістровою пам'яттю. Крім операційного пристрою, присутні вхідна буферна пам'ять, необхідна для впорядкування вхідних даних, та пристрій управління, який формує адреси даних та синхронізує роботу процесора.

На сучасному рівні розвитку інтегральної технології можлива реалізація в одному кристалі ГАП тільки для ШОП невеликих розмірів. Прикладом може бути процесор двовимірного 16-точкового косинусного перетворення [7].

4. ПАРАЛЕЛЬНІ БАГАТОПРОЦЕСОРНІ СИСТЕМИ ШОП

На основі апаратно-орієнтованих процесорів можуть бути реалізовані паралельні багатопроцесорні системи різних архітектур. Сьогодні вже з'явилися перші варіанти однокристальної реалізації таких систем.

Апаратно-орієнтовані матричні паралельні процесори (МПП) складаються з великої кількості паралельно та (або) послідовно включених АП та ГАП, з'єднаних комутаційною мережею конкретної архітектури, яка визначається структурою виконуваного алгоритму.

Тут алгоритм ШОП ділиться на паралельні незалежні вітки або на незалежні в часі етапи. Порядок з'єднання та кількість процесорів в кожному ярусі різні і залежить від алгоритму, для виконання якого будується система. Найбільш ефективними для виконання алгоритмів ШОП в реальному масштабі часу є МПП з послідовно з'єднаними ГАП, кількість яких дорівнює кількості етапів виконуваного алгоритму. Кожний ГАП виконує базову операцію конкретного етапу алгоритму ШОП та здійснює необхідну перестановку даних для наступного етапу. В таких МПП необхідна тактова частота прийому та обробки даних досягається створенням КГАП з потрібною кількістю вхідних каналів [8,9].

Апаратно-орієнтовані процесори із спільною пам'яттю (ПСП) також мають в своєму складі велику кількість паралельно включених АП та ГАП, які з'єднані між собою через спільну пам'ять. За рахунок використання одного банку пам'яті тут вдається зменшити загальний її об'єм та прискорити виконання алгоритмів ШОП, оскільки скорочується кількість пересилок даних.




Рис.8. Час виконання 1024-точкового ШПФ на апаратно-орієнтованих процесорах різних архітектур

В останні роки для підвищення регулярності та однорідності структури АОП ШОП багато розробок було направлено на їх реалізацію в вигляді систолічних структур (СС). СС подібно до МПП мають в своєму складі велику кількість паралельно включених однотипних спеціалізованих елементарних процесорів, з'єднаних комутаційною мережею регулярної архітектури. Як процесорний елемент систолічної структури можуть бути однотипні ГАП або комбінаційна схема, яка може виконати довільний функціональний оператор алгоритму в операційному пристрої ГАП. У першому випадку ускладнюється розробка уніфікованого ГАП, а в другому випадку необхідно розробляти систолічний алгоритм, після чого задача зводиться до синтезу ГАП [10]. Створення АОП в вигляді систолічної структури спрощує процес проектування, хоча вимагає додаткових затрат обладнання та може дещо зменшити продуктивність.

5. ОЦІНКА ПРОДУКТИВНОСТІ АПАРАТНО-ОРІЄНТОВАНИХ ПРОЦЕСОРІВ ШОП

На рис.8 подано час виконання алгоритму 1024-точкового ШПФ комплексних чисел на апаратно-орієнтованих процесорах описаних вище архітектур.

На основі проведеного аналізу та даних рис.8 розглянуті архітектури апаратно-орієнтованих процесорів можна розмістити в такій послідовності в порядку зростання їх потенційної продуктивності:

АП-МПП-ПСП-СС-ГАП-КГАП.

6. ВИСНОВКИ

В статті описані переваги використання апаратно-орієнтованих процесорів для виконання ШОП. Приведені алгоритми базових ШОП: ШПФ, ШПХ, ШКП, їх графи та базові операції. Розглянуті особливості побудови АОП для виконання алгоритмів ШОП різних архітектур: АП, ГАП, КГАП, а також на паралельних системах на основі таких процесорів: МПП, ПСП, СС. Оцінені переваги та недоліки використання процесорів різних архітектур. Проведена оцінка продуктивності апаратно-орієнтованих процесорів при виконанні ШОП.

1. Мельник А.О., Тарасенко В.П. Сучасні ситуативно-методологічні аспекти створення спеціалізованих комп'ютерних систем. Наукові вісті. 1997. №1., с.18-21. 2. Rader C.M., Brenner N.M. A new principle for fast fourier transformation // IEEE trans. ASSP-24. -N3. - 1976. - p. 264-265. 3. Яцимирський М.М. Швидкі алгоритми ортогональних тригонометричних перетворень. Львів, 1997. 4. VT-5100 High Speed Vector / FFT Processing module. Valley Technologies. www. valeytech. com. 1998. 5. BDSP9124 Digital Signal Processor BUTTERFLY DSP. Sharp microelectronic Technology. www. sharpwa. com.1998. 6. Speefee. www. nova. stanford. edu. 7. M.-T. sun, T.-C. Chtb and A.M. Gottlieb. VLSI implementation of 16x16 discrete cosine transform. IEEE trans. circuits syst., vol.36, pp.610-617, april 1989. 8. Мельник А.О. Спеціалізовані комп'ютерні системи реального часу. Львів, 1996. 9. Мельник А.О. Процесори обробки сигналів. ИППМ НАН України. Львов, 1989. 10. S.Y.Kung. VKSI Array processor. Englewood cliffs, NJ: Prenticehall, 1988.