

Остання блочна матриця  $\overline{P'_{ij}}(z)$  операторів передачі прямих та зворотних потоків фарби відображає процес переносу смуг фарби ділянками циліндра, які виходять за межі валиків, нерухомих в осьовому напрямку.

Отримані залежності можна використати для побудови моделей та аналізу і більш складних фарбових систем друкарських машин за допомогою ЕОМ.

1. Алексеев Г.А. Красочные аппараты ротационных машин высокой и плоской печати. – М., 1980. – 184 с. 2. Верхола М.І., Гук І.Б., Луцків М.М. Модель осьового розкочування фарби у тривалковій фарбовій групі // Наукові записки УАД. – 1999. – Вип. 1. – С. 50 – 52. 3. Иванов В.А., Чемоданов Б.К., Медведев В.С. Основы теории автоматического регулирования. – М., 1971. – 808 с. 4. Куо Б. Теория проектирования цифровых систем управления. – М., 1986. – 448 с. 5. Сигорский В.П. Математический аппарат инженера. – К., 1977. – С. 708.

УДК 681.32

Ю.В. Відоняк, Л.С. Квурт

Національний університет “Львівська політехніка”,  
кафедра ЕОМ

## ВИБІР ТА ОЦІНКА ПРОДУКТИВНОСТІ КЛАСТЕРИЗОВАНИХ СИСТЕМ

© Відоняк Ю.В., Квурт Л.С., 2001


**Структурні методи підвищення продуктивності обчислювальних систем, зокрема за рахунок кластеризації, знаходять все більше визнання. Обґрунтовується доцільність дотримання роботи обчислювальної системи в стаціонарному режимі і оцінюється значення необхідного резерву обчислювальної потужності та ймовірність збереження стаціонарного режиму залежно від продуктивності процесора та кількості процесорів, що вийшли з ладу.**

**Selection and productivity estimation of cluster based systems.**

**The structural methods of improving productivity computer systems using cluster approach are popular now. The advisability of operation computer system in stationary mode is suggested in article. The estimation of necessary computer power reserve and probability of continuity of stationary mode operation under processor productivity in dependence of number fault processors is studied also.**

Кластеризація як один із структурних методів підвищення надійності і продуктивності обчислювальних систем знаходить все ширше використання [5]. Вже саме визначення кластера як “групи накопичувачів на магнітній стрічці, відеопристроїв чи терміналів із спільним контролером” [4] стало хронологією розвитку кластеризації і вимагає уточнення. Сьогодні кластер можна визначити як групу пристроїв одного функціонального призначення із спільним керуванням. Таке визначення охоплює кластери серверів, процесорні кластери, кластери зовнішніх пристроїв, які все частіше розробляються і застосовуються останнім часом.

У вирішенні задач розрахунків та розробки і створення кластеризованих обчислювальних систем виникають питання визначення характеристик кластера, зокрема, його продуктивності. Для аналізу і опису процесів у кластеризованій системі використовуємо схему обчислювальної системи на базі процесорів PentiumPro, яка з метою узагальнення на відміну від наведеної в літературі [6] доповнена процесором N (рисунок).



Багатопроцесорний кластер на базі процесорів Pentium Pro

Система складається із  $N+1$  процесора (CPU0-CPU $N$ ), спільної основної пам'яті (Main Memory), модуля введення-виведення інформації через продуктивний програмований контролер переривань (IO APIC Module), інтерфейсних шин і відповідних мостів узгодження між різними шинами. Процесори об'єднані у кластер, кожен з них має продуктивність  $\mu_1$  замовлень (задач) на сек. Один із процесорів виконує функції керуючого (в оригінальній схемі він зветься Bootstzap Processor – завантажувальний процесор), інші  $N$  процесорів обслуговують вхідні замовлення.

Необхідно зазначити, що для організації взаємодії процесорів у багатопроцесорних системах, якою і є схема, що наведена на рисунку, до структури сучасних процесорів, починаючи з Pentium другого покоління, введено розширений програмований контролер переривань APIC (Advanced Programmable Interruption Controller), основним призначенням якого є забезпечення взаємодії процесорів у багатопроцесорних системах [2]. Через інтерфейсні шини APIC BUS контролери процесорів зв'язані із модулем IO APIC Module, який разом із процесором керування здійснює обробку переривань та завантаження всіх процесорів системи.

За концепцією стійкості обчислювальних систем до відмов [1] системи із великої кількості ідентичних пристроїв здатні забезпечити високу надійність, тому що основу будови надійних систем на базі випробованих елементів становить та чи інша форма резервування. Кількість  $N$  пристроїв кластера повинна вибиратися такою, щоби при виході з ладу допустимих  $Z$  пристроїв обчислювальна система не вийшла із стаціонарного режиму. Нагадаємо, що умовою існування стаціонарного режиму обчислювальної системи є [3]  $\rho < 1$ , де  $\rho$  – коефіцієнт завантаження, який визначається відношенням необхідної потужності для обробки вхідних замовлень до реальної потужності обчислювальних засобів системи. Тобто створювана система повинна мати резерв обчислювальної потужності, що зводиться до резерву продуктивності системи.

Якщо допустити, що на вході КС (кластеризованої системи) створюється потік замовлень, виконання яких вимагає обчислювальної потужності  $P_3$  ( $P_3$  має розмірність [замовлення/сек], як і  $P_{KC}$ ) і що в системі із  $N$  пристроїв при виході з ладу  $Z$  пристроїв кластеризована система не повинна вийти із стаціонарного режиму, то необхідна потужність (продуктивність) КС  $P_{KC}$  може визначитись із залежності (1):

$$P_{KC} - \frac{Z}{N} \cdot P_{KC} > P_3 ,$$

звідки

$$P_{KC} > P_3 \cdot \frac{N}{N-Z} , \quad (1)$$

а резерв обчислювальної потужності  $R_{KC}$  – із залежності (2).

$$R_{KC} = P_{KC} - P_3 \cdot \frac{N}{N-Z} . \quad (2)$$

Враховуючи, що кожен із  $N$  процесорів має продуктивність  $\mu_1$  замовлень за сек, максимальна продуктивність  $P_{KC}$  буде визначатись як

$$P_{KCmax} = \mu_1 \cdot N ,$$

тоді

$$R_{KC} = N \cdot \left( \mu_1 - \frac{P_3}{N-Z} \right) .$$

Збільшення  $R_{KC}$  покращує часові характеристики перебування замовлень в КС, але зменшує ефективність використання обчислювальних засобів.

Щодо надійності, то кластер у нашому випадку можна розглядати як структурну схему з паралельним з'єднанням  $(N+1)$  процесорів. Відомо [4], що відмовою простої паралельної системи вважається випадок, коли одночасно відмовляють всі елементи системи, тобто

$$Q(t)_{N+1} = q_0(t) \cdot q_1(t) \cdot \dots \cdot q_N(t) = \prod_{j=0}^N [1 - P_j(t)] ,$$

де  $P_j(t)$  – ймовірність безвідмовної роботи  $j$ -го елемента (процесора). При цьому ймовірність безвідмовної роботи всієї системи буде

$$P(t)_{N+1} = 1 - Q(t)_{N+1} = 1 - \prod_{j=0}^N [1 - P_j(t)] .$$

У випадку кластера процесорів поняття відмови поглиблюється необхідністю збереження системою стаціонарного режиму. Із врахуванням прийнятого допущення умовою відмови системи можна вважати випадок, коли  $Z+1$  процесор із всієї кількості  $(N+1)$  процесорів буде знаходитись у стані відмови.

Припустивши, що характеристики всіх процесорів ідентичні, ймовірність відмови  $Z+1$  елементів визначиться так:

$$Q(t)_{Z+1} = \prod_{j=0}^Z [1 - P_j(t)] \approx [1 - P_j(t)]^Z .$$

Тоді при  $N > Z$  ймовірність збереження стаціонарного режиму кластеризованої системи

$$P(t)_{KC} = P(t)_{N-Z} = 1 - Q(t)_Z \approx 1 - [1 - P_j(t)]^Z .$$

1. Головкин Б.А. Параллельные вычислительные системы. – М., 1980. – 520 с. 2. Гук М. Аппаратные средства РС. Энциклопедия. СПб., 1998. – 816 с. 3. Майоров С.А., Новиков Г.И., Алиев Т.И. и др. Основы теории вычислительных систем. – М., 1978. – 408 с. 4. Преснухин Л.Н., Шахнов В.А. Конструирование электронных вычислительных машин и систем. – М., 1986. – 512 с. 5. Толковый словарь по вычислительным системам // Под ред. В. Иллинуорта и др. Пер. с англ. А.К. Белоцкого и др. – М., 1991. – 560 с. 6. Шнейтман В. Современные высокопроизводительные компьютеры. – Сервер информационных технологий (<http://www.citforum.ru>). 7. Tom Shanly. Pentium Pro and Pentium II. System Architecture. – Addison-Wesley, 1998. – 588 p.