

# Негативні ефекти впливу радіації на ПЛІС в умовах космосу

Роман Грица

Кафедра електронних обчислювальних машин, Національний університет "Львівська політехніка", УКРАЇНА, м.Львів, вул.С.Бандери, 12, E-mail: hrytsa@gmail.com

*The outstanding versatility of SRAM-based FPGAs make them the preferred choice for implementing complex customizable circuits. To increase the amount of logic available, manufacturers are using nanometric technologies to boost logic density and reduce prices. However, the use of nanometric scales also makes FPGAs particularly vulnerable to radiation-induced faults, especially because of the increasing amount of configuration memory cells that are necessary to define their functionality.*

*This paper describes a main effects of space radiation on FPGA and compare some hardening techniques*

*Ключові слова – FPGA, radiation tolerance, fault tolerance, scrubbing, partial reconfiguration, TMR, SEU*

## I. Вступ

ПЛІС стає все більш привабливим рішенням для космічних систем. Використання реконфігурованої природи програмованої логіки дозволяє зменшити термін розробки, знизити програмний ризик і фінансові затрати. Побудова системи на базі ПЛІС дозволяє скоротити час розробки, підвищити надійність роботи системи, забезпечити можливість зміни конфігурації в режимі польоту. Проте, при застосуванні ПЛІС в космічних умовах необхідно врахувати вплив зовнішнього середовища, зокрема космічної радіації. Виробники ПЛІС переходять на використання нанометрових технологій, що робить ПЛІС ще більш вразливим до негативних впливів радіації і потребує нових методів їх мінімізації. В даній статті розглянуто вплив радіації на ПЛІС і методи уникнення негативних наслідків від ефектів спричинених радіацією.

## II. Радіаційні ефекти

В загальному ефекти викликані радіацією можуть бути поділені на дві категорії: ефекти викликані накопиченою дозою (total ionizing dose TID) і ефекти поодиноких подій (single event effects SEE).

Ефекти, які виникають внаслідок загальної накопиченої дози радіації проявляють себе перш за все в збільшенні статичного споживаного струму, деградації рівнів вхідних логічних сигналів мікросхеми і часових параметрів.

Ефекти одиничних подій спричинені ударами в матеріал окремих частинок, які володіють достатньою енергією, через їх прямиий удар – пряма іонізація космічними променями, або удар другорядних частинок, які виникли внаслідок прямого удару – непряма іонізація протонами. За стійкістю до іонізуючих частинок кристали ПЛІС характеризуються величиною лінійної передачі енергії, яка вимірюється MeV/cm<sup>2</sup>/mg.

В загальному, ефекти одиничних подій можна розділити на три категорії – короточасні, потенційно

катастрофічні і катастрофічні. До короточасних ефектів можна віднести поодинокі збої (single event upset SEU) та виникнення перехідного процесу на виході комбінаційної логіки (single event transients SET). Короткі замикання (single event latch-up SEL) відносяться до потенційно катастрофічних ефектів. Поодинокі пробіи діелектрика (single event gate rupture SEGR), одиничні перегорання (single event burnout SEB) можна віднести до катастрофічних ефектів [1].

Одиничний збій (SEU) – зміна стану або переходу спричинена зарядженою частинкою з великою енергією Рис.1.




Рис. 1. SEU в транзисторі

SEU полягає в зміні логічного стану комірки пам'яті. Ефект зміни стану залежить від місця виникнення помилки. Зміна елементів ПЛІС, які не використовуються, звичайно не має жодного впливу на функціонування схеми. Зміна в конфігураційній пам'яті приводить до зміни логіки роботи схеми. Помилка в RAM або регістрах може призвести до неправильних результатів обчислень, або призвести до неправильної роботи програми. SEU класифікується в літературі, як безпечна помилка, оскільки вона може бути відновлена простим коректуванням пошкодженого біту і зникає при перевантаженні конфігурації ПЛІС.

Збої типу SET спричинені зарядженими частинками, які надають заряд заціпці, що призводить до виникнення короточасного імпульсу. В комбінаційній логіці заряд зникає протягом декількох сотень піко секунд, і схема повертається в стабільний стан. Небезпеку становить лише те, що такий стан в синхронній логіці попаде на фронт синхронізації і буде записаний в регістр, що може призвести до помилкового результату. Чутливість системи до SET зростає з нанометровою технологією, збільшенням частоти роботи і зменшенням рівня напруг в системі.

SEL є важкими помилками. Внаслідок дії іонізуючої радіації виникає тиристорний ефект, що створює коротке замикання і може призвести до пошкодження кристалу, через термічний ефект. Не всі SEL є фатальними, збої в конфігураційній пам'яті можуть бути усунені реконфігурацією ПЛІС.

SEGR ефект спостерігається при попаданні важких іонів в потужні МОН транзистори, коли великий струм

прикладається на заціпку транзистора, що призводить до пробою діелектрика, нагрівання і поломки транзистора. Ймовірність даного випадку є дуже низька і дуже мало можна зробити, для захисту, окрім врахування даного аспекту при виборі кристалу.

Ефект SEB виникає в МОН транзисторах, при проходженні важких іонів через тонкий шар бази зміщують її до підкладки транзистора. Це може привести до пошкодження кристаллу через високі струми і високе місцеве розсіювання потужності, коли напруга стік – витік перевищує максимально дозволена напруга для даного транзистора. SEB, як і SEGR, виникають рідко, але повинні бути враховані на етапі вибору ПЛІС. Виробники мікросхем надають інформацію про чутливість їхньої продукції до різноманітних ефектів, викликаних радіацією [2].

### III. Забезпечення відмовостійкості роботи ПЛІС в умовах космосу

Відмовостійкість є важливим аспектом, який необхідно врахувати при побудові комп'ютерної системи для космічного використання. Для більшості систем використовуються FPGA на основі SRAM пам'яті. ПЛІС даного типу менш захищені від впливу радіації, в порівнянні з однократно-програмованими ПЛІС на основі технології antifuse, але вони мають ряд переваг. ПЛІС на основі SRAM мають можливість багатократного програмування, що дозволяє будувати реконфігуровані системи. Також процес проектування з використанням таких ПЛІС є більш простішим, оскільки остаточні виправлення в систему можуть бути внесені вже після запуску космічного апарату, що збільшує надійність такої системи.

Стійкість до загальної накопичувальної дози радіації в основному залежить від технології виготовлення кристалу. Радіаційно-стійкі ПЛІС зазвичай будуються за технологією "кремній на сапфірі" і їх вартість значно вищою від вартості комерційних мікросхем. Слід мати на увазі, що для використання ПЛІС в космічних застосуваннях, в більшості випадків не потрібно використовувати радіаційно-стійкий варіант виконання, що витримують загальну накопичену дозу до 200-300 крад (Si). В умовах низькоінтенсивного випромінювання космічного простору та екранування обшивкою космічного апарату для більшості застосувань цілком достатньо радіаційної стійкості 50, а то й 10 крад. Згідно з результатами експериментів [3] більшість комерційних ПЛІС успішно працюють до загальної накопиченої дози 40 крад.

Через потенційну катастрофічність SEL дуже важливо врахувати даний ефект в проектуванні системи на базі ПЛІС. Проблема полягає в тому, що SEL досить важко виявити. Більшість літературних джерел рекомендує використовувати спостереження за споживаним струмом і перевантажувати систему, при перевищенні встановлених границь. Проте точне визначення струму споживання для ПЛІС є досить проблематичним і потребує складних пристроїв. Для комерційних ПЛІС може бути корисно використання паралельно двох мікросхем, на яких виконуються

однакова програма, а при збільшенні споживаної потужності однієї з них перевантажувати дану ПЛІС і переключатись на іншу робочу мікросхему.

ПЛІС на основі SRAM є особливо чутливими до SEU. Це найбільш розповсюджений ефект радіації, який впливає на функціонування реконфігурованих систем і саме боротьбі з ним приділяється найбільше зусиль. Можна виділити декілька основних методів пом'якшення негативних ефектів від SEU [4].

Методи, які базуються на введенні надлишковості потребують додаткових апаратних ресурсів, або збільшення часу обчислень. Техніки введення надлишковості не призначені для виправлення збоїв в конфігураційній пам'яті, а спрямовані на придушення SEU ефектів. Розрізняють зокрема часову та просторову надлишковість. Часова надлишковість використовує надлишкову інформацію в часі для відновлення сигналу. Така техніка чудово підходить для корекції тимчасових помилок. Проста схема затримки і вибірки показана на Рис 2.




Рис. 2. Схема з використанням часової надлишковості

Такий спосіб дозволяє виправляти збої, економить апаратні ресурси кристалу, але збільшує час роботи системи [5]. Просторова надлишковість будується на основі використання декількох екземплярів проекту, які працюють паралельно і результат роботи системи вибирається на основі контролю мажоритарності. Потрійна модульна надлишковість (Triple Module Redundancy TMR) з голосуванням вважається стандартною технікою для побудови відмово стійких систем. В TMR логічні блоки потроєні і результат вибирається голосуванням більшістю Рис.3.




Рис. 3. Triple Module Redundancy

Існують схеми TMR, які дозволяють не лише виявити помилку і сформувати правильний результат, а й виправити помилку, для запобігання її повторення [6]. TMR може бути застосований на різних рівнях подрібнення, від потроєння маленьких критичних блоків до розміщення трьох екземплярів схеми в межах однієї ПЛІС. Можливим варіантом є реалізація потрійної модульної надлишковості на трьох окремих мікросхемах і зовнішнього пристрою голосування. Такий спосіб забезпечить надійніше резервування,

оскільки пошкоджена ПЛІС може бути вилучена з системи. При даній архітектурі системи пристрій контролю будується на радіаційно-стійкій ПЛІС технології antifuse або радіаційно стійкому процесорі. Недоліком такого підходу є збільшення ресурсів для трьох ПЛІС. Окрім того такий підхід не може повністю захистити систему, вразливим до впливу радіації залишається ланцюжок JTAG, через який здійснюється конфігурування ПЛІС. Компанія Xilinx пропонує для своїх мікросхем спеціальну утиліту Xilinx TMR Tool, використання якої може пришвидшити процес проектування відмовостійкої системи.

Інший популярний метод захисту від збоїв ґрунтується на реконфігурації. Конфігураційна пам'ять ПЛІС, якщо вона побудована на базі SRAM комірок, може накопичувати SEU протягом довгого часу використання в важких умовах експлуатації. Для усунення цього ефекту конфігураційна пам'ять постійно перезаписується. Така техніка отримала назву scrubbing. Така система також потребує механізму, який би контролював частоту, з якою буде здійснюватися реконфігурація. Більш вдосконалений варіант даної техніки полягає в використанні часткової реконфігурації ПЛІС. Нові мікросхеми ПЛІС дозволяють змінювати лише вибрану користувачем частину конфігураційної пам'яті. Така техніка використовує процес зчитування конфігурації з фрагменту пам'яті ПЛІС і порівняння її з зовнішньою пам'ятю [7]. Процес зчитування є прозорим для роботи системи. ПЛІС перестає функціонувати лише на період часу, необхідного для перезапису пошкодженого фрагменту.

Важливим аспектом при побудові відмовостійких систем є використання коректуючих кодів (Error Detection and Correction EDAC). Найчастіше використовують код Хемінга, код Ріда Соломона, CRC та ін. [8]. Для забезпечення контролю за допомогою даних кодів необхідний зовнішній контролер, який може бути побудований на радіаційно-стійкому мікропроцесорі або ПЛІС.

## ВИСНОВОК

В даній статті розглянуто основні ефекти, які виникають внаслідок негативного впливу радіації при використанні ПЛІС в космічних умовах. Наведено основні існуючі техніки для усунення цих ефектів, забезпечення надійності роботи системи. Не існує якоїсь універсального методу, для забезпечення побудови відмовостійкої системи. Кожен з розглянутих методів містить свої переваги, недоліки і потребує адаптації для конкретного проекту і конкретної архітектури ПЛІС. З виходом нових сімейств мікросхем проблема посилюється, адже із ущільненням кристалу збільшується його вразливість до радіаційних впливів, це потребує розробки нових архітектурних і програмних технік, для забезпечення надійності роботи систем на базі таких

ПЛІС. Проаналізовано, що комерційні ПЛІС можуть успішно використовуватись для застосування в космічній галузі, в системах збору інформації, в системах, які не здійснюють управління космічними апаратами. Кількість ресурсів в кристалі постійно збільшується, споживана потужність зменшується, з чого можна зробити висновок, що будуть розвиватися техніки з використанням просторової надлишковості і системами голосування. Використання методу TMR спільно з використанням коректуючих кодів може забезпечити досить надійну роботу системи на базі комерційних ПЛІС. Виробники мікросхем впроваджують можливість динамічної реконфігурації, що, дозволяє створювати нові способи захисту від негативних ефектів радіації. Побудова системи на базі ПЛІС є сучасним підходом до проектування систем для космічного застосування. Більшість вузлів американських марсоходів Spirit і Opportunity побудовано на базі ПЛІС, світові космічні агенції ведуть активну розробку систем на програмованому кристалі. Тому проблема захисту від негативного впливу радіації залишається актуальною і буде розглянутою в наступних роботах.

- [1]. Юдинцев В., Радиационно стойкие интегральные схемы. Надежность в космосе и на земле.. 5, Москва : ЗАО РИЦ «Техносфера», 2007 р., Электроника:НТБ. ISSN 1992-4178.
- [2]. Roosta, R. A Comparison of Radiation-Hard and Radiation-Tolerant FPGAs for Space Applications. Pasadena, California : NASA Jet Propulsion Laboratory, 2004.
- [3]. Radiation Test and Application of Application of FPGAs in the Atlas Level 1 Trigger. Bocci, V. Stockholm, Sweden : 7th Workshop on Electronics for LHC Experiments, 2001.
- [4]. Single Event Upsets in SRAM based FPGAs. M. Caffrey, P. Graham, E. Johnson, M. Wirthlin, and C. Carmichael. місце видання невідоме : Military and Aerospace Applications of Programmable Logic, 2002.
- [5]. Habinc, S. Suitability of reprogrammable FPGAs in space applications. місце видання невідоме : Gaisler Research, 2002.
- [6]. Carmichael, C. XAPP197 (v1.0): Triple Module Redundancy Design Techniques for Virtex FPGAs. місце видання невідоме : Xilinx, Application Note, 2001.
- [7]. C. Carmichael, M. Caffrey, A. Salazar. Correcting Single-Event Upsets Through Virtex Partial Configuration. місце видання невідоме : Xilinx Application Notes, XAPP216, 2000.
- [8]. Надлишкові масиви незалежної флеш-пам'яті. Глухов В.С., Грица Р.В., Ногаль М.В., Тиханський Д.Я. Львів : В-во НУ "Львівська політехніка", 2005 р., Вісник "Комп'ютерні системи та мережі", сс. 34-45. ISSN 0321-0499.